

Ejercicio 1:(45%) Dadas las siguientes características de una arquitectura Von Neumann, realice un programa en lenguaje de máquina que recorra el intervalo $A = [0x3A; 0x45]$ y coloque en las posiciones del intervalo $B = [0x10; xx]$ el complemento a la base del contenido analizado siempre y cuando el valor original sea menor o igual a $0x0F$, en caso contrario colocar la posición correspondiente del intervalo A en 0. Además, contabilizar la cantidad de posiciones que contienen un valor menor o igual a $0x0F$ y almacenarlo en la posición $0x50$.

MD: 00=Inmediato Ix: 00=No usa índice Acc: 0 = No usa accesorio
 01=Directo 01=Ix1 1 = Utiliza Accesorio
 10=Indirecto 10=Ix2
 11=Ix3

CO	MD	Ix	Acc	D
0	3	4	5	6-7
8	9	10	11	12-15

Set de Instrucciones de la máquina

CO	MD	Ix	Acc	D	Significado
0000	xx	x	x	x...x	Fin
0001	xx	x	x	x...x	Cargar AC
0010	xx	x	x	x...x	Cargar registro Ix
0011	xx	x	x	x...x	Almacenar (AC)
0100	xx	x	x	x...x	Salto Condicional si (Ix)=0
0101	xx	x	x	x...x	Salto Incondicional
0110	xx	x	x	x...x	Sumar al (AC)
0111	xx	x	x	x...x	Restar al (AC)
1000	xx	x	x	x...x	Decrementar (Ix)
1001	xx	x	x	x...x	Salto Condicional si (AC)<0
1010	xx	x	x	x...x	Salto Condicional si (AC)=0
1011	xx	x	x	x...x	Salto Condicional si (AC)>0
1100	xx	x	x	x...x	AND con (AC)
1101	xx	x	x	x...x	Incrementar (Ix)
1110	xx	x	x	x...x	XOR con (AC)


Se solicita:

- Diagrama de flujo
- Programa en lenguaje de máquina

Ejercicio 2:(45%)

R1 y R2 son dos registros de desplazamiento de 8 bits, en cada uno de los cuales están almacenados dos números binarios N1 y N2 respectivamente. Se trata de diseñar un circuito secuencial sincrónico con dos entradas x1 y x2 por las que entran bit a bit en cada ciclo de reloj los números N1 y N2, comenzando por el bit más significativo (MSB), y dos salidas z1 y z2 (por z1 sale el menor de los dos números y por z2 el mayor).


- Definir claramente los estados del sistema y su codificación.
- Encontrar el diagrama de estados y las tablas de transición y excitación usando biestables T.
- Encontrar las ecuaciones de salida z1 y z2 teniendo en cuenta que sólo se dispone de puertas NAND y de excitación de los biestables para implementar con puertas AND e inversores.



Ejercicio 3 (10%) Completar la siguiente tabla, en función de los datos conocidos. ¿Cuál es el tamaño de la memoria? ¿Cuál es el tamaño de una palabra de memoria? (Indique como obtiene los valores y NO deben completar en la hoja de temario)

	Decodificadores		Puntos de memoria		Lectura		Escritura		Totales	
	AND	Entradas	AND	Entradas	AND	Entradas	AND	Entradas	AND	Entradas
Mem 2 D										
Mem 2 1/2 D	1.536			54 525.952		13.338	-	1.024		
Mem 3 D							-			


Final 3-3-22




Estados

A = 00
B = 01
C = 10

Entradas:



Salidas:



Final
3-322 - 45
3A

0B

+1

C

a) Para recorrer el intervalo

b) Para ver cuando se recorrió el intervalo

c) Para incrementar todo el intervalo

a) $ix_1 \leftarrow 0x000$

b) $ix_2 \leftarrow 0x00C$

c) $ix_3 \leftarrow 0x000$

$Ac \leftarrow (ix_1 + 0x034)$

$Ac \leftarrow Ac - 0x0F$

$Ac < 0$

si

no

$Ac = 0$

si

no

$Ac \leftarrow 0x000$

$(ix_1 + 3A) \leftarrow Ac$

$Acc \leftarrow Acc + 0x001$

$Ac \leftarrow (ix_1 + 3A)$

$Ac \leftarrow Ac \oplus 0xFF$

$Ac \leftarrow Ac + 0x001$

$ix_3 + 0x10 \leftarrow Ac$

$ix_3 \leftarrow ix_3 + 0x001$

$ix_1 \leftarrow ix_1 + 0x001$

$ix_2 \leftarrow ix_2 - 0x001$

$ix_2 = 0$

no

si

$0x50 \leftarrow Acc$

Fin

Dir mem	Co	MD	IX	Acc	Dir	Comentario
0X51	0010	00	01	X	0X000	$IX_1 \leftarrow 0X000$
0X52	0010	00	10	X	0X00C	$IX_2 \leftarrow 0X00C$
0X53	0010	00	11	X	0X000	$IX_3 \leftarrow 0X000$
0X54	0001	01	01	0	0X03A	$Ac \leftarrow (IX_1) + 0X03A$
0X55	0111	00	00	0	0X00F	$Ac \leftarrow Ac - 0X00F$
0X56	1001	XX	XX	0	0X5B	SC $Ac < 0$
0X57	1010	XX	XX	0	0X5B	SC $Ac = 0$
0X58	0001	00	00	0	0X000	$Ac \leftarrow 0X000$
0X59	0011	01	01	0	0X03A	$(IX_1) + 0X03A \leftarrow Ac$
0X5A	XXXX	XX	XX	X	0X61	SI
0X5B	0110	00	00	1	0X001	$Acc \leftarrow Acc + 0X001$
0X5C	0001	01	01	0	0X03A	$Ac \leftarrow (IX_1) + 0X03A$
0X5D	1110	00	00	0	0XFFF	$Ac \leftarrow Ac \text{ XOR } 0XFFF$
0X5E	0110	00	00	0	0X001	$Ac \leftarrow Ac + 0X001$
0X5F	0011	01	11	0	0X010	$(IX_3) + 0X010 \leftarrow Ac$
0X60	1101	XX	11	X	XXXX	$IX_3 \leftarrow IX_3 + 0X001$
0X61	1101	XX	01	X	XXXX	$IX_1 \leftarrow IX_1 + 0X001$
0X62	1000	XX	10	X	XXXX	$IX_2 \leftarrow IX_2 - 0X001$
0X63	0100	XX	10	X	0X65	SC $IX_2 = 0$
0X64	XXXX	XX	XX	X	0X59	SI
0X65	0011	00	00	1	0X050	$0X50 \leftarrow Acc$
0X66	0000	XX	XX	X	XXXX	FIN